KI-Chips: Die eigentliche Schlacht ist das Packaging

Die Denkweise, die der Markt falsch hatte

Der Engpass bei KI-Chips hat sich vom Transistor zum Package verschoben. Das ist die dokumentierte Entwicklung der letzten drei Jahre, und der Markt bepreist weiterhin die falsche Ebene.

Der Konsens beobachtet Nanometer. Er feiert jede Verkleinerung von 5 auf 3 auf 2. Diese Kennzahl beschreibt die Vergangenheit.

Die Kennzahl, die das nächste Jahrzehnt vorhersagt, ist der Durchsatz beim Advanced Packaging: wie schnell eine Foundry Chiplets und Speicher mit hoher Bandbreite zu einem funktionierenden Modul zusammensetzt. Die Nachfrage nach fortschrittlichen Prozessoren hat die Fähigkeit der Branche überholt, sie zu verpacken, und diese Lücke bestimmt heute die Preise.

Die 90 Prozent der Analysten haben die Gegenwart richtig. Das Tempo des Wandels haben sie falsch.

Warum die Fertigung aufhörte, der Engpass zu sein

Die fortschrittlichsten Chips zu fertigen bleibt schwierig. Es wurde zugleich reichlich verfügbar im Vergleich zum darauf folgenden Schritt.

Reticle-Grenzen begrenzen, wie groß ein einzelnes Die werden kann. Ingenieure antworteten, indem sie viele kleinere Dies zusammenfügten, und diese Antwort machte die Montage zum Engpass. Der Wert wandert zu dem, der diese Montage kontrolliert.

Taiwan Semiconductor produziert nahezu das gesamte Spitzensilizium für Nvidia, Apple, AMD und Broadcom, laut Bericht von 247 Wall St. Diese Dominanz in der Fertigung zeigt, wo die Marge von gestern lag. Das Packaging zeigt, wo die von morgen liegt.

Die Kostenkurve, die niemand zeichnet

Man nennt etwas eine Entwicklungslinie, wenn drei Datenpunkte übereinstimmen. Das Packaging liefert die Punkte.

Erstens: Advanced Packaging macht laut demselben Bericht rund 10 bis 15 Prozent der 120 Milliarden Dollar Umsatz von Taiwan Semiconductor aus. Zweitens: Das Unternehmen baut seine CoWoS-Packaging-Kapazität um mehr als 80 Prozent jährlich aus. Drittens: Dieser Ausbau bleibt hinter der Nachfrage zurück, weshalb sich die Rollouts bei den Hyperscalern verlangsamten.

Lest das zusammen. Ein Segment, das die Kapazität um über 80 Prozent pro Jahr ausbaut, bei einem Bruchteil des Gesamtumsatzes liegt und durch die physische Montage begrenzt wird. Das ist ein Motor der Preismacht, der sich auflädt. Die Kurve besagt, dass das Packaging in jedem Quartal, in dem es knapp bleibt, Marganteile abgreift.

TSMCs EMIB-Schritt ist ein Geständnis

Intel hat mit EMIB, seiner eingebetteten Multi-Die-Interconnect-Bridge, einen echten Vorsprung aufgebaut. Statt eines großen Silizium-Interposers bettet EMIB kleine Bridges in das Substrat ein und verbindet Chiplets dort, wo dichte Kommunikation nötig ist.

Der Ansatz senkt Kosten, hebt die Ausbeute, reduziert thermische Belastung und unterstützt größere Packages. Nun entwickelt Taiwan Semiconductor eine EMIB-ähnliche Technologie, laut The Information.

Dieser Schritt liest sich wie ein Geständnis. Der Foundry-Marktführer bestätigt die Architektur des Rivalen, was bedeutet, dass das Packaging-Schlachtfeld wichtig genug ist, um einen Gegner zu kopieren. Wenn der dominierende Akteur einen Herausforderer spiegelt, ist der Markt, in den er eingetreten ist, strategisch geworden. Investoren, die die Aktienkurse beobachteten, verpassten das in einer Engineering-Roadmap verborgene Signal.

Das Kliff-Ereignis: Wenn das Packaging den Preis bestimmt

Adoption steigt selten über eine gleichmäßige Rampe. Sie springt an einer Schwelle.

Die Schwelle hier: das Quartal, in dem die Advanced-Packaging-Kapazität zur ausdrücklich begrenzenden Position in den Chip-Verträgen der Hyperscaler wird. Intels EMIB zielt auf kostensensible KI-ASICs für Google und AWS, während CoWoS bandbreitenstarkes GPU-Training verankert. Zwei Architekturen, zwei Kundenklassen, eine knappe Ressource.

Kliff-Ereignis: Die Packaging-Zuteilung wird bis Ende 2026 zum wichtigsten verhandelten Vertragsbestandteil in großen KI-Beschleuniger-Deals. An diesem Punkt fordern Käufer keine Chips mehr an, sondern Package-Slots. Der knappe Input diktiert den Vertrag, und die Preismacht verschiebt sich eine Ebene tiefer im Stack.

Drei Kategorien, die neu bewertet werden

Drei Teile der KI-Chip-Ökonomie werden bis 2027 anders aussehen:

• Custom-Silizium für Hyperscaler: Kostensensible ASICs von Google und AWS gewinnen an Hebelwirkung, während EMIB-artiges Packaging die Montagekosten senkt.
• Merchant-GPU-Angebot: Die Zuteilung von CoWoS-Slots, nicht die Wafer-Starts, entscheidet, wer Trainings-Cluster zuerst ausliefert.
• Anbieter von Packaging-Anlagen und -Materialien: Lieferanten von Substraten, Bridges und Bonding-Werkzeugen greifen die Marge ab, die der Markt heute der Fertigung zuweist.

Jede Kategorie teilt einen Mechanismus: Die Knappheit ist zur Montage gewandert, also wanderte die Hebelwirkung mit ihr. Beschaffungsteams, die mehrjährige Deals über Wafer-Kapazität abschließen, sichern sich den reichlich verfügbaren Input und ignorieren den knappen.

Die Neubewertung folgt dem Engpass. Wer den knappen Schritt besitzt, verdient die Prämie, und dieser Schritt ist nun das Package.

Was das rund um den Tisch bedeutet

Der Wandel schlägt unterschiedlich ein, je nachdem, wo man sitzt.

Ein Technikvorstand sollte jede Roadmap überprüfen, die den Spitzenknoten als einzigen knappen Vermögenswert behandelt. Der zu bewertende Stack ist die Packaging-Kapazität, und der Zeitpunkt dafür ist, bevor der Vertragszyklus sie bepreist.

Venture- und Growth-Investoren stehen vor einer Wette, die sich langweilig liest und strategisch auszahlt: Substrate, Bridges und Bonding-Anlagen. Die Marge, die die Fertigung heute beherrscht, driftet zu diesen Lieferanten, solange die Montage knapp bleibt.

Ein Strategievorstand, der einen Dreijahresplan auf Wafer-Knoten-Annahmen aufbaut, plant für eine Welt, die sich bereits verändert hat. Beschaffungsteams, die mehrjährige Wafer-Verträge unterzeichnen, riskieren, den reichlich verfügbaren Input festzuschreiben, während der knappe den wahren Preis bestimmt.

Meine Position, und was sie ändern würde

Meine Position: Innerhalb der KI-Chip-Lieferkette wird das Packaging zur dominierenden Quelle der Preismacht, und die Anlagenebene drumherum wird neu bewertet, bevor der Markt es einpreist.

Die Begründung ist mechanisch. Eine Ressource, die das Deployment begrenzt, die Kapazität jährlich um über 80 Prozent ausbaut und vom Marktführer kopiert wird, ist knapp und strategisch zugleich. Knappheit plus strategischer Wert ergibt Marge.

Was mich umstimmen würde: ein anhaltender Einbruch der CoWoS-Lieferzeiten hin zur Parität mit den Wafer-Lieferzeiten. Das würde signalisieren, dass die Kapazität die Nachfrage eingeholt hat, und die Preismacht löst sich wieder zur Fertigung hin auf. Zeigt mir Packaging-Warteschlangen, die sich über zwei aufeinanderfolgende Quartale leeren, und ich lege diese These beiseite.

Die Prognose

Der Konsens liest die Packaging-Verschiebung als Fußnote zur Fertigung. Er hat die Denkweise falsch. Dies ist ein Regimewechsel, wo im Halbleiterbereich Wert entsteht.

Prognose: Taiwan Semiconductor bringt binnen zwölf Monaten eine Packaging-Technologie der EMIB-Klasse mit mindestens einem Hyperscaler-Kunden in die Volumenqualifizierung, und Advanced Packaging steigt messbar als Umsatzanteil.

Zuversicht: Mittel-Hoch. Horizont: 300 Tage. Kill-Signal: CoWoS-Lieferzeiten, die sich zwei Quartale in Folge zur Wafer-Parität komprimieren, was beweisen würde, dass die Kapazität die Nachfrage überholt und die Hebelwirkung an die Fab zurückgegeben hat. Lest weitere Analysen im Agora-Blog.