TSMC e la curva di costo del compute AI

La tesi: il packaging decide il prezzo del compute

Il costo del compute AI del prossimo decennio verrà fissato nel 2026, dentro gli impianti di packaging avanzato di TSMC e Intel. Questo è un cambio di regime, oltre una gara tecnologica.

Il consenso guarda i nanometri e le architetture dei modelli. La leva reale sul prezzo per inferenza vive un livello più in basso, nel modo in cui i chip vengono assemblati. La curva di costo del compute AI dipende dal packaging più che dal design del silicio.

La confidenza qui è alta. La traiettoria della capacità CoWoS lo dimostra numero per numero.

Perché il consenso ha il frame sbagliato

Il 90% degli analisti ha ragione sul presente. Ha torto sul ritmo del cambiamento.

Il dibattito pubblico misura la potenza di calcolo in FLOPS e in miliardi di parametri. Quel numero descrive il chip. Ignora il collo di bottiglia che decide quanti chip esistono e a quale prezzo: il packaging avanzato che unisce logica e memoria HBM.

Ecco il punto che il consenso salta: raddoppiare i FLOPS del singolo chip serve a poco quando la capacità di assemblaggio resta il vincolo. Il packaging avanzato è la strozzatura vera della produzione di chip AI oggi.

TSMC domina questo strato con la tecnologia CoWoS, spina dorsale della fabbricazione di chip AI. Intel prepara la risposta strutturale con EMIB-T, in arrivo tra 2026 e 2027. La battaglia decide chi controlla il rubinetto della capacità, quindi il prezzo.

La curva di costo: tre punti che disegnano la traiettoria

Una traiettoria richiede almeno tre punti storici con fonte. Il packaging ne offre di netti.

La capacità CoWoS cresce da circa 13.000 wafer-start al mese a fine 2023 verso 120.000-130.000 entro fine 2026, come riportato dalla fonte primaria^[1]. Il tasso di crescita annuo supera l'80% fino al 2027, con prosecuzione fino al 2029.

Per il 2026 TSMC pianifica cinque nuove linee CoWoS-S con capacità mensile di 350.000 unità. Il divario tra offerta e domanda si stringe da circa il 20% a metà 2026 verso il 10% a fine 2026.

Ogni raddoppio di capacità abbatte il costo unitario del packaging. La curva di costo dice una cosa diretta: il prezzo per inferenza scende lungo la stessa pendenza della capacità.

La densità di segnale come prova

La prova tecnica rafforza la lettura di mercato. TSMC ha mostrato un bond pitch SoIC di 6 micrometri, con percorso verso 4,5 micrometri entro il 2029.

Le connessioni face-to-face raggiungono circa 14.000 segnali per millimetro quadrato, contro 1.500 delle face-to-back. Densità dieci volte maggiore significa più memoria vicina alla logica, quindi più throughput per watt.

L'efficienza dei test migliora del 25-50%, secondo il vicepresidente per l'advanced packaging Jun He. Ogni punto di efficienza taglia il costo finale del chip assemblato.

Il cliff event: quando il prezzo salta, oltre a scendere

L'adozione tecnologica raramente cresce in modo lineare. Salta quando un collo di bottiglia cede.

Cliff event: capacità CoWoS oltre 120.000 wafer-start al mese, fine 2026, con divario offerta-domanda al 10%. A quel punto la capacità smette di razionare il compute AI.

La data conta: fine 2026, quando la capacità supera la domanda per la prima volta in questo ciclo. Da quel momento il potere di prezzo passa dai fornitori di capacità agli acquirenti di compute.

TSMC ha alzato la previsione di investimento 2026 da 52-56 miliardi a 60-64 miliardi di dollari, e ha approvato spese per circa 29,44 miliardi. Capitale di questa scala segnala fiducia nella domanda, oltre una scommessa.

Tre settori che cambiano forma entro il 2027

Tre categorie escono trasformate dalla caduta del costo di packaging.

Provider di inferenza cloud: il margine si sposta verso chi controlla capacità di packaging garantita. Chi firma oggi contratti CoWoS di lungo periodo blocca il costo del compute per anni.

Vendor di silicio alternativo: gli acceleratori custom di Google, Amazon e Microsoft dipendono dallo stesso packaging. La loro economia migliora alla stessa velocità della curva di capacità.

Startup di modelli fondativi: il costo per token scende verso la commodity. Il valore migra al livello applicativo con data moat verticali, coerente con la traiettoria che questo desk osserva da tempo.

Ogni categoria vive lo stesso meccanismo: capacità abbondante abbatte il prezzo, e il vantaggio migra verso chi ha bloccato accesso privilegiato e dati proprietari.

La mia posizione

La scelta del vendor di packaging oggi vincola il vostro costo per inferenza nel 2027-2029 più di qualunque scelta di architettura LLM. Il consenso la prezza ancora male.

Il ragionamento è meccanico: la capacità di packaging razziona i chip AI, e chi controlla quella capacità detta il prezzo. TSMC guida con CoWoS, Intel entra con EMIB-T. Il vincitore fissa la curva di costo per tutti gli altri.

Cosa cambierebbe la mia lettura: un rallentamento verificabile della crescita di capacità sotto il 50% annuo, oppure un divario offerta-domanda che si allarga nel 2026 anziché stringersi. Quei segnali romperebbero la tesi.

Cosa significa per chi decide

Per il CTO: rivalutate adesso i contratti di fornitura legati al packaging, prima che diventi ovvio. Per il procurement: un accordo pluriennale su capacità garantita vale più del prezzo di listino del chip.

Per il venture capital: la scommessa apparentemente impossibile è finanziare chi possiede accesso privilegiato al packaging, oltre chi progetta modelli. Per il Chief Strategy Officer: un piano a tre anni che assume compute scarso e caro descrive un mondo in dissolvenza.

Contesto utile: TSMC fabbrica gran parte dei chip logici avanzati del mondo, come ricorda Wikipedia^[2], e la sua centralità di mercato è tracciata su CNN Markets^[3].

La previsione

Previsione: TSMC raggiunge una capacità CoWoS di 120.000-130.000 wafer-start al mese entro fine 2026, con divario offerta-domanda vicino al 10%. Confidenza: 75 su 100. Orizzonte: fine 2026.

Kill signal: una capacità CoWoS riportata sotto 100.000 wafer-start al mese a fine 2026 falsifica la tesi. Questo è il numero da rileggere tra dodici mesi.